Khuếch đại CS, CG và mạch cascode

Khía đống và mô hình cascode trong kết cảnh điện tử

Trong các mạch khuếch đạt (amplifier) tiếp xúc với tần số cao, việc lựa chọn cấu trúc phù hợp là yếu tố quyết định hiệu suất, băng thông và độ ổn định. Hai tầng Common-Source (CS) và Common-Gate (CG) được kết hợp trong kiến trúc cascode để tận dụng ưu điểm của mỗi tầng, đồng thời giảm thiểu các ảnh hưởng tiêu cực như hiệu ứng Miller.

Cấu trúc cơ bản của mạch cascode

Mạch cascode bao gồm một tầng Common-Source (CS) ghép với một tầng Common-Gate (CG). Tầng CS chịu trách nhiệm khuếch đạt tín hiệu điện áp, trong khi tầng CG được sử dụng để giảm ảnh hưởng của điện dung giữa cổng và máng (C_GD) và do đó mở rộng băng thông.

• Common-Source (CS): Đầu vào được đưa vào cổng (gate) của transistor, đầu ra lấy ở cực máng (drain). Đây là cấu hình truyền thống cho các bộ khuếch đại điện áp.
• Common-Gate (CG): Đầu vào được đưa vào cực nguồn (source) của transistor, đầu ra ở cực máng. Khi cổng được nối đất AC, điện dung C_GD không còn tạo ra hiệu ứng Miller, giúp tăng tốc độ phản hồi.

Parasitic capacitances trong mô hình tần số cao

Ở tần số cao, các điện dung ký sinh (parasitic capacitances) của transistor trở nên quan trọng. Đối với một transistor MOSFET, các điện dung chính là:

• C_GS – giữa cổng và nguồn.
• C_GD – giữa cổng và máng.
• C_SB – giữa nguồn và thân (body).
• C_DB – giữa máng và thân.

Trong tầng Common-Source, điện dung C_GD là điện dung nối trực tiếp ngõ vào (gate) với ngõ ra (drain). Khi tần số tăng, C_GD tạo ra một đường ghép (feedback) giữa đầu vào và đầu ra, gây ra hiệu ứng Miller – làm giảm băng thông và tăng độ trễ.

Tại sao Common-Gate giảm hiệu ứng Miller?

Khi cổng của tầng CG được nối đất AC, điện áp cổng gần như không thay đổi (được giữ ở mức cố định). Vì vậy, điện dung C_GD không còn truyền tín hiệu từ ngõ vào sang ngõ ra; nó chỉ đóng vai trò như một điện dung tĩnh, không gây ra phản hồi. Kết quả là:

• Độ lợi điện áp không bị giảm do phản hồi Miller.
• Băng thông mở rộng đáng kể, thường gấp vài lần so với cấu hình CS đơn thuần.

Phân tích Bode và ảnh hưởng của zero

Trong biểu đồ Bode, mỗi zero (điểm không) làm tăng độ dốc của đường biên độ sau tần số gãy (break frequency) lên 20 dB/decade. Khi một zero nằm ở nửa mặt phẳng phải (right‑half‑plane zero), nó vẫn tăng độ dốc nhưng không gây mất ổn định như pole. Vì vậy, một zero sẽ làm độ dốc ít âm hơn, ví dụ từ –40 dB/dec xuống –20 dB/dec.

Chi tiết các điện dung trong mô hình cascode

Mô hình cao tần của cascode bao gồm hai transistor M₁ (CS) và M₂ (CG). Các điện dung quan trọng được ký hiệu như sau:

• C_GD1: nối nút vào A (cổng M₁) với nút trung gian X (máng M₁).
• C_DB2, C_GD2, C_L: nối nút ra Y (máng M₂) xuống đất. Đây là các điện dung ảnh hưởng trực tiếp tới đáp ứng tần số của toàn bộ mạch.
• C_DB1, C_SB2, C_GS2: nối nút trung gian X xuống đất, tạo ra các hằng số thời gian phụ trợ cho pole và zero của hệ thống.

Việc nhận diện đúng các điện dung này giúp dự đoán chính xác vị trí pole và zero, từ đó thiết kế bộ lọc hoặc phản hồi thích hợp.

Số điểm cực (poles) của hàm truyền cascode

Khi tính đến tải (C_L) và các điện dung ký sinh, hàm truyền của mạch cascode thường được rút gọn thành một mô hình hai điểm cực. Hai pole này xuất hiện ở các tần số:

• Pole thấp, liên quan tới điện dung tại nút trung gian X và tải.
• Pole cao, liên quan tới điện dung tại nút ra Y và các điện dung của transistor M₂.

Hai pole này quyết định băng thông – thường được gọi là bandwidth‑limited by two poles. Khi thiết kế, mục tiêu là đưa pole cao lên mức tần số mong muốn và giảm ảnh hưởng của pole thấp bằng cách tối ưu hoá kích thước C_GS2, C_SB2 và C_DB1.

Ứng dụng thực tiễn và lời khuyên thiết kế

Cascode là lựa chọn phổ biến trong các mạch RF, amplifiers cho hệ thống truyền thông và các bộ chuyển đổi analog‑digital tốc độ cao. Dưới đây là một số lời khuyên thực tiễn:

• Chọn transistor có C_gd nhỏ để giảm Miller ngay từ đầu.
• Đặt nguồn bias sao cho M₂ hoạt động trong vùng saturation, giúp duy trì tính chất CG và giảm biến thiên điện áp cổng.
• Sử dụng kỹ thuật “neutralization” nếu cần giảm thêm Miller khi C_gd vẫn còn đáng kể.
• Thiết kế mạch cấp nguồn (bias) với điện trở thấp để giữ cổng CG gần mức đất AC, tối đa hoá lợi thế của zero.
• Kiểm tra mô phỏng S‑parameter để xác nhận vị trí pole và zero, đồng thời điều chỉnh giá trị C_L và các điện dung phụ.

Tóm tắt các khái niệm quan trọng

Dưới đây là bản tóm tắt nhanh các câu hỏi thường gặp, dựa trên các nội dung đã trình bày:

• Cấu trúc cascode: CS + CG.
• Điện dung nối trực tiếp ngõ vào‑ngõ ra trong CS: C_GD.
• Lý do CG hạn chế Miller: Cổng được nối đất AC, điện áp cổng cố định, do đó C_gd không truyền tín hiệu.
• Ảnh hưởng của zero: Tăng độ dốc Bode +20 dB/dec, làm độ dốc ít âm hơn.
• Điện dung tại nút ra Y: C_DB2, C_GD2, C_L.
• Điện dung nối A‑X: C_GD1.
• Số pole thực tế khi tính tải và parasitic: Hai pole.
• Điện dung nối X‑đất: C_DB1, C_SB2, C_GS2.

Kết luận

Việc hiểu sâu về cách các tầng CS và CG tương tác, cùng với việc nhận diện chính xác các điện dung ký sinh, là nền tảng để thiết kế mạch cascode hiệu quả. Khi áp dụng đúng các nguyên tắc trên, bạn sẽ đạt được:

• Giảm đáng kể hiệu ứng Miller.
• Mở rộng băng thông lên mức GHz trong các ứng dụng RF.
• Đảm bảo độ ổn định nhờ việc kiểm soát pole và zero một cách có hệ thống.

Hãy thử mô phỏng một mạch cascode đơn giản, thay đổi các giá trị C_L và C_gd, sau đó quan sát thay đổi trên biểu đồ Bode. Qua thực hành, bạn sẽ nắm vững cách tối ưu hoá cấu trúc này cho mọi ứng dụng điện tử cao tần.