Architecture et organisation des ordinateurs
Ce cours synthétise les notions fondamentales de l' architecture des ordinateurs et de leur organisation interne . Il s’appuie sur les questions d’un quiz pour expliquer le rôle des…

Dans l'architecture de Von Neumann, où sont stockés simultanément le programme et les données ?
Quel rôle joue le registre d'instruction (IR) dans le cycle d'exécution d'une instruction ?
Quel phénomène explique la lenteur relative de l'accès à la mémoire vive comparée à l'exécution d'une instruction ?
Quelle tendance la loi de Moore décrit-elle depuis les années 1970 ?
Quel dispositif permet à un processeur d'accéder rapidement aux données fréquemment utilisées ?
Selon le graphique, quel indicateur de performance montre une stabilisation (plateau) après 2005 ?
Architecture et organisation des ordinateurs : concepts clés
Ce cours synthétise les notions fondamentales de l'architecture des ordinateurs et de leur organisation interne. Il s’appuie sur les questions d’un quiz pour expliquer le rôle des registres, la structure de la mémoire, la loi de Moore et les mécanismes d’optimisation comme le cache. Chaque sous‑section propose une explication détaillée, des points à retenir et des liens sémantiques pour améliorer le référencement (SEO) autour des mots‑clés « architecture ordinateur », « registre PC », « loi de Moore » et « mémoire cache ».
1. Le compteur ordinal (PC) : le repère de l’instruction suivante
Dans le cycle d’instruction du processeur, le compteur ordinal (Program Counter – PC) joue un rôle central. À chaque cycle, le PC contient l’adresse mémoire de la prochaine instruction à récupérer. Une fois l’instruction lue, le PC s’incrémente automatiquement, préparant ainsi le processeur à la suite du flux d’exécution.
- Fonction principale : pointer vers l’adresse de la prochaine instruction.
- Différence avec le registre d’instruction (IR) : le PC garde l’adresse, l’IR garde le code binaire de l’instruction.
- Impact sur la performance : un PC correctement géré évite les sauts inutiles et les cycles d’attente.
À retenir : le PC = adresse suivante, jamais le code de l’instruction.
2. Architecture de Von Neumann : une mémoire unique pour programme et données
L’architecture de Von Neumann repose sur une seule zone de mémoire qui stocke à la fois le programme (code) et les données. Cette cohabitation se fait de façon logique : chaque élément possède une adresse distincte, mais ils partagent le même support physique (RAM ou mémoire volatile).
- Avantages : simplicité de conception, moindre coût matériel.
- Inconvénients : le « goulot d’étranglement » du bus, car le même chemin doit transporter à la fois les instructions et les données.
- Comparaison avec l’architecture Harvard : Harvard utilise deux mémoires séparées, réduisant le conflit d’accès.
À retenir : même mémoire, division logique entre programme et données.
3. Le registre d’instruction (IR) : stockage temporaire de l’instruction brute
Le registre d’instruction (Instruction Register – IR) reçoit l’instruction récupérée depuis la mémoire. Il conserve le code binaire complet jusqu’à ce que le décodage et l’exécution soient terminés. Contrairement au PC, l’IR ne contient aucune adresse ni résultat d’opération.
- Rôle exact : garder l’instruction brute pour le décodage.
- Cycle typique : lecture → stockage dans l’IR → décodage → exécution → libération.
- Interaction avec le PC : le PC fournit l’adresse, l’IR reçoit le contenu.
À retenir : IR = instruction brute, pas adresse ni état.
4. Le bus de données : facteur limitant l’accès à la mémoire vive
L’accès à la mémoire vive (RAM) est souvent plus lent que l’exécution d’une instruction. Le principal facteur est le temps de propagation du signal dans le bus de données. Le bus doit transporter les bits entre le processeur et la RAM, ce qui introduit un délai proportionnel à la distance physique et à la fréquence du signal.
- Pourquoi le bus est critique : chaque lecture/écriture passe par ce canal, créant un goulot d’étranglement.
- Solutions d’atténuation : utilisation de caches, de bus plus larges ou de technologies à faible latence (DDR4/DDR5).
- Impact sur le design : les architectes optimisent la topologie du bus pour réduire la latence.
À retenir : bus = délai, pas fréquence.
5. La loi de Moore : doublement des transistors tous les 18 mois
Depuis les années 1970, la loi de Moore observe que le nombre de transistors sur une puce double environ tous les 18 mois. Cette croissance exponentielle a alimenté les progrès de la puissance de calcul, de la densité de mémoire et de l’efficacité énergétique.
- Conséquences pratiques : augmentation du nombre de cœurs, amélioration du parallélisme, réduction du coût par transistor.
- Limites actuelles : contraintes thermiques, coût de fabrication, saturation du processus de gravure.
- Évolution récente : la loi se ralentit, les gains se font davantage sur l’architecture (multi‑core, GPU) que sur la simple densité.
À retenir : Transistors ×2 ≈ 18 mois.
6. Le cache du processeur : mémoire ultra‑rapide proche du cœur
Le cache du processeur est une petite zone de mémoire très rapide située directement sur le même die que le CPU. Il stocke les données et instructions les plus fréquemment utilisées, réduisant ainsi le nombre d’accès à la RAM et le temps de latence.
- Niveaux de cache : L1 (le plus rapide, petite capacité), L2 (intermédiaire), L3 (plus grande, partagé).
- Politique de remplacement : LRU (Least Recently Used), FIFO, etc., pour garder les éléments les plus pertinents.
- Impact sur les performances : un taux de hit élevé (ex. >90 %) peut multiplier la vitesse d’exécution d’une application.
À retenir : Cache = mémoire ultra‑rapide proche du cœur.
7. Évolution de la fréquence du processeur : plateau après 2005
Les graphiques historiques montrent que la fréquence (MHz) des processeurs a atteint un plateau autour de 2005. Alors que le nombre de transistors continuait de croître, les limites thermiques et la consommation énergétique ont freiné l’augmentation de la vitesse d’horloge.
- Raisons du plateau : dissipation de chaleur, consommation électrique, rendements décroissants.
- Stratégies alternatives : augmentation du nombre de cœurs, amélioration du parallélisme, utilisation de l’architecture multi‑thread.
- Implications pour les développeurs : optimiser le code pour le parallélisme plutôt que pour la vitesse d’horloge.
À retenir : fréquence = plateau après 2005.
8. Synthèse et bonnes pratiques d’apprentissage
Pour maîtriser l’architecture des ordinateurs, il est essentiel de comprendre comment chaque composant interagit dans le cycle d’instruction. Voici quelques conseils pour approfondir vos connaissances :
- Visualisez le flux : dessinez le parcours du PC → Mémoire → IR → Unité d’exécution → Registres.
- Expérimentez avec des simulateurs : des outils comme Logisim ou CPUlator permettent de voir le rôle du PC et du cache en temps réel.
- Suivez l’évolution technologique : surveillez les publications IEEE sur la loi de Moore et les nouvelles architectures (ARM, RISC‑V).
- Optimisez votre code : privilégiez les accès séquentiels à la mémoire pour profiter du cache et réduisez les sauts inutiles qui sollicitent le PC.
En intégrant ces notions, vous serez capable d’analyser, de concevoir et d’optimiser des systèmes informatiques modernes, tout en restant à jour avec les tendances du marché.
